xilinx ise10.1是一款免費(fèi)的硬件設(shè)計(jì)工具，可以用來設(shè)計(jì)仿真挺悠閑，對(duì)電路進(jìn)行模擬測(cè)試。集成了多種硬件語言，功能非常給力。需要的用戶歡迎在綠色資源網(wǎng)下載安裝。

xilinx ise介紹

ISE的全稱為Integrated Software Environment，即“集成軟件環(huán)境”，是Xilinx公司的硬件設(shè)計(jì)工具。相對(duì)容易使用的、首屈一指的PLD設(shè)計(jì)環(huán)境 ！ISE將先進(jìn)的技術(shù)與靈活性、易使用性的圖形界面結(jié)合在一起，不管您的經(jīng)驗(yàn)如何，都讓您在最短的時(shí)間，以最少的努力，達(dá)到最佳的硬件設(shè)計(jì)。xilinx ise 10.1版本不支持win8等系統(tǒng)，不過在xp系統(tǒng)上完美運(yùn)行！

軟件特點(diǎn)

1.專門為解決設(shè)計(jì)人員所面臨的時(shí)序收斂和生產(chǎn)力這兩大艱巨挑戰(zhàn)而開發(fā)，支持在多臺(tái)Linux主機(jī)上進(jìn)行分布式處理，可在一天時(shí)間里完成更多次實(shí)施過程。

2.包括設(shè)計(jì)輸入、仿真、綜合、布局布線、生成BIT文件、配置以及在線調(diào)試等，功能非常強(qiáng)大。

3.在硬件設(shè)計(jì)上應(yīng)用非常廣泛，覆蓋從系統(tǒng)級(jí)設(shè)計(jì)探索、軟件開發(fā)和基于HDL硬件設(shè)計(jì)，直到驗(yàn)證、調(diào)試和pcb設(shè)計(jì)集成的全部設(shè)計(jì)流程。

4.通過利用分布式處理和多種實(shí)施策略，性能可以提升多達(dá)38%。SmartXplorer技術(shù)同時(shí)還提供了一些工具，允許用戶利用獨(dú)立的時(shí)序報(bào)告監(jiān)控每個(gè)運(yùn)行實(shí)例。

xilinx ise10.1功能介紹

1.綜合（Synthesis）

綜合是將行為和功能層次表達(dá)的電子系統(tǒng)轉(zhuǎn)化為低層次模塊的組合。一般來說，綜合是針對(duì)VHDL來說的，即將VHDL描述的模型、算法、行為和功能描述轉(zhuǎn)換為FPGA/CPLD基本結(jié)構(gòu)相對(duì)應(yīng)的網(wǎng)表文件，即構(gòu)成對(duì)應(yīng)的映射關(guān)系。

2.驗(yàn)證（Verification）

驗(yàn)證（Verification）包含綜合后仿真和功能仿真（Simulation）等。功能仿真就是對(duì)設(shè)計(jì)電路的邏輯功能進(jìn)行模擬測(cè)試，看其是否滿足設(shè)計(jì)要求，通常是通過波形圖直觀地顯示輸入信號(hào)與輸出信號(hào)之間的關(guān)系。 綜合后仿真在針對(duì)目標(biāo)器件進(jìn)行適配之后進(jìn)行，綜合后仿真接近真實(shí)器件的特性進(jìn)行，能精確給出輸入與輸出之間的信號(hào)延時(shí)數(shù)據(jù)。

3.圖形或文本輸入（Design Entry）

圖形或文本輸入包括原理圖、狀態(tài)機(jī)、波形圖、硬件描述語言（HDL），是工程設(shè)計(jì)的第一步，ISE集成的設(shè)計(jì)工具主要包括HDL編輯器（HDL Editor）、狀態(tài)機(jī)編輯器（StateCAD）、原理圖編輯器（ECS）、IP核生成器（CoreGenerator）和測(cè)試激勵(lì)生成器（HDL Bencher）等。